Deutsche Politik News und Infos: Nachrichten @ Deutsche-Politik-News.de !
 Weitere News: Linear Technology: 16-bit/80-MSa/s-ADC setzt neuen Maßstab für geringe Leistungsaufnahme
Veröffentlicht am Mittwoch, dem 31. März 2010 @ 16:50:16 auf Freie-Pressemitteilungen.de
(409 Leser, 0 Kommentare, 0 Bewertungen, Durchschnittsbewertung: 0,00)
|
|
Milpitas, California (USA) – 30. März 2010. Linear Technology Corporation präsentiert einen 16-bit/80-MSa/s-A/D-Wandler (ADC) ohne fehlende Codes, der sich durch eine extrem geringe Leistungsaufnahme von nur 89mW auszeichnet – das ist weniger als die Hälfte der Leistungsaufnahme von 16-bit-A/D-Wandlern anderer Hersteller. Der LTC2259-16 ist ein leistungsfähigerer, anschlusskompatibler Ersatz für die bewährten 14-bit-Low-Power-ADCs der Familie LTC2259-14. Der Chip bietet unter allen 16-bit-ADCs mit DDR- (Double Data Rate)-CMOS/LVDS-Ausgängen, die am Markt angeboten werden, die niedrigste Leistungsaufnahme. Als weiteren Vorteil bietet der LTC2259-16 zwei nützliche Funktionen, die das digitale Übersprechen reduzieren: ABP- (Alternate Bit Polarity) Modus und einen Datenausgang-Randomizer. Diese Funktionen erleichtern in Kombination mit der niedrigen Leistungsaufnahme die Entwicklung von Hochgeschwindigkeits-ADCs für eine Vielzahl von Anwendungen, darunter HD-Fernsehkameras, IMO-Radarsysteme, Ethernet-Tester, tragbare Mess- und Prüfgeräte, Software Defined Radios und Zellularfunk-Basisstationen.
Digitales Übersprechen tritt auf, wenn Energie aus den ADC-Ausgängen in den Analogteil einstreut; die Folgen davon sind ein ungewöhnliches Rauschspektrum und Störsignale im ADC-Ausgangsspektrum. Besonders störend ist dieser Effekt bei mittlerer ADCs-Eingangsspannung, wenn alle Ausgänge gleichzeitig von Eins auf Null oder umgekehrt übergehen. Dann treten hohe Masseströme auf, die auf den Eingang zurückwirken. Um diesen Effekt abzumildern, wurde beim LTC2259-16 ein proprietärer ABP- (Alternate Bit Polarity) Modus implementiert, in dem alle ungeraden Bits vor dem Einspeichern in die Ausgangspuffer invertiert werden; dadurch wird erreicht, dass eine gleich große Anzahl von Einsen und Nullen umschalten. Dieses Verfahren beseitigt die hohen Masseströme, die entscheidend zum digitalen Übersprechen beitragen. Zusätzlich zum ABP-Modus bietet der Chip einen optionalen Datenausgang-Randomizer zur weiteren Reduktion von Störungen aus den Digitalausgängen. Der Randomizer dekorreliert den Digitalausgang und verringert dadurch die Wahrscheinlichkeit repetitiver Code-Muster, die in den ADC-Eingang einstreuen und dadurch Störsignale im Ausgangsspektrum hervorrufen. Die beiden Verfahren zur Reduktion des digitalen Übersprechens vergrößeren den verzerrungsfreien Dynamikbereich (SFDR, Spurious Free Dynamic Range) um 10 bis 15dB.
Der LTC2259-16 begnügt sich mit einer Betriebsspannung von nur 1,8V und bietet einen hervorragenden Signal/Rauschabstand (SNR) von 73,1dB und einen SFDR von 88dB im Basisband. Der ultra-niedrige Jitter von nur 0,17pseff ermöglicht die Unterabtastung von Zwischenfrequenzen bei hervorragendem Rauschverhalten. Als rail-to-rail-fähiger ADC-Treiber, der die hervorragende AC-Perfor¬mance des LTC2259-16 voll ausschöpft, wird der LTC6406 empfohlen.
Die Digitalausgänge des LTC2259-16 können für Full-Rate-CMOS, DDR-CMOS oder DDR-LVDS konfiguriert werden. In den Betriebsarten mit doppelter Datenrate erfolgt die Übertragung der Ausgangsdaten synchron zur ansteigenden und zur abfallenden Flanke des Taktsignals; dadurch verringert sich die Anzahl der benötigten Datenleitungen um die Hälfte. Eine separate Ausgangsstromversorgung ermöglicht einen CMOS-Ausgangsspannungshub von
1,2V bis 1,8V.
Der LTC2259-16 besitzt ein 6mm x 6mm großes QFN-Gehäuse und enthält einen Takt-Tastverhältnisstabilisator, der von 50% abweichende Takt-Tastverhältnisse erlaubt. Weitere Besonderheiten des Chips sind: programmierbares Digitalausgang-Timing, programmierbarer LVDS-Ausgangsstrom und optionale LVDS-Ausgangsterminierung. Durch die Kombination dieser Leistungsmerkmale ist die Datenübertragung zwischen dem ADC und dem digitalen Empfänger flexibler.
Der LTC2259-16 gehört zu einer Familie anschlusskompatibler 14-bit- und 12-bit-ADCs mit Abtastraten von 25 MSa/s bis 150 MSa/s; die Leistungsaufnahme beträgt, je nach Typ, 35 mW bis 149 mW. Der LTC2259-16 ist in Produktionsstückzahlen lieferbar. Demo-Boards und Muster können online unter www.linear.com bestellt werden.
Informationen über die vollständige Produktfamilie finden Sie unter: www.linear.com/ad/highspeedADC.jsp
Die wichtigsten Leistungsmerkmale: LTC2259-16
• 16-bit-ADC ohne Fehlerdiagnose Codes
• 73,1dB SNR
• 88dB SFDR
• Geringe Leistungsaufnahme: 89mW
• Unipolare 1,8-V-Betriebsspannung
• CMOS-, DDR-CMOS- oder DDR-LVDS-Ausgänge
• Wählbare Eingangsbereiche: 1VSS bis 2VSS
• S/H-Leistungsbandbreite: 800MHz
• Optionaler Datenausgang-Randomizer
• Optionaler Takt-Tastverhältnisstabilisator
• Shutdown- und Nap-Modus
• Serielle SPI-Schnittstelle zum Konfigurieren
• Anschlusskompatible 14-bit- und 12-bit Versionen
• 40-poliges QFN-Gehäuse (6mm x 6mm)
Milpitas, California (USA) – 30. März 2010. Linear Technology Corporation präsentiert einen 16-bit/80-MSa/s-A/D-Wandler (ADC) ohne fehlende Codes, der sich durch eine extrem geringe Leistungsaufnahme von nur 89mW auszeichnet – das ist weniger als die Hälfte der Leistungsaufnahme von 16-bit-A/D-Wandlern anderer Hersteller. Der LTC2259-16 ist ein leistungsfähigerer, anschlusskompatibler Ersatz für die bewährten 14-bit-Low-Power-ADCs der Familie LTC2259-14. Der Chip bietet unter allen 16-bit-ADCs mit DDR- (Double Data Rate)-CMOS/LVDS-Ausgängen, die am Markt angeboten werden, die niedrigste Leistungsaufnahme. Als weiteren Vorteil bietet der LTC2259-16 zwei nützliche Funktionen, die das digitale Übersprechen reduzieren: ABP- (Alternate Bit Polarity) Modus und einen Datenausgang-Randomizer. Diese Funktionen erleichtern in Kombination mit der niedrigen Leistungsaufnahme die Entwicklung von Hochgeschwindigkeits-ADCs für eine Vielzahl von Anwendungen, darunter HD-Fernsehkameras, IMO-Radarsysteme, Ethernet-Tester, tragbare Mess- und Prüfgeräte, Software Defined Radios und Zellularfunk-Basisstationen.
Digitales Übersprechen tritt auf, wenn Energie aus den ADC-Ausgängen in den Analogteil einstreut; die Folgen davon sind ein ungewöhnliches Rauschspektrum und Störsignale im ADC-Ausgangsspektrum. Besonders störend ist dieser Effekt bei mittlerer ADCs-Eingangsspannung, wenn alle Ausgänge gleichzeitig von Eins auf Null oder umgekehrt übergehen. Dann treten hohe Masseströme auf, die auf den Eingang zurückwirken. Um diesen Effekt abzumildern, wurde beim LTC2259-16 ein proprietärer ABP- (Alternate Bit Polarity) Modus implementiert, in dem alle ungeraden Bits vor dem Einspeichern in die Ausgangspuffer invertiert werden; dadurch wird erreicht, dass eine gleich große Anzahl von Einsen und Nullen umschalten. Dieses Verfahren beseitigt die hohen Masseströme, die entscheidend zum digitalen Übersprechen beitragen. Zusätzlich zum ABP-Modus bietet der Chip einen optionalen Datenausgang-Randomizer zur weiteren Reduktion von Störungen aus den Digitalausgängen. Der Randomizer dekorreliert den Digitalausgang und verringert dadurch die Wahrscheinlichkeit repetitiver Code-Muster, die in den ADC-Eingang einstreuen und dadurch Störsignale im Ausgangsspektrum hervorrufen. Die beiden Verfahren zur Reduktion des digitalen Übersprechens vergrößeren den verzerrungsfreien Dynamikbereich (SFDR, Spurious Free Dynamic Range) um 10 bis 15dB.
Der LTC2259-16 begnügt sich mit einer Betriebsspannung von nur 1,8V und bietet einen hervorragenden Signal/Rauschabstand (SNR) von 73,1dB und einen SFDR von 88dB im Basisband. Der ultra-niedrige Jitter von nur 0,17pseff ermöglicht die Unterabtastung von Zwischenfrequenzen bei hervorragendem Rauschverhalten. Als rail-to-rail-fähiger ADC-Treiber, der die hervorragende AC-Perfor¬mance des LTC2259-16 voll ausschöpft, wird der LTC6406 empfohlen.
Die Digitalausgänge des LTC2259-16 können für Full-Rate-CMOS, DDR-CMOS oder DDR-LVDS konfiguriert werden. In den Betriebsarten mit doppelter Datenrate erfolgt die Übertragung der Ausgangsdaten synchron zur ansteigenden und zur abfallenden Flanke des Taktsignals; dadurch verringert sich die Anzahl der benötigten Datenleitungen um die Hälfte. Eine separate Ausgangsstromversorgung ermöglicht einen CMOS-Ausgangsspannungshub von
1,2V bis 1,8V.
Der LTC2259-16 besitzt ein 6mm x 6mm großes QFN-Gehäuse und enthält einen Takt-Tastverhältnisstabilisator, der von 50% abweichende Takt-Tastverhältnisse erlaubt. Weitere Besonderheiten des Chips sind: programmierbares Digitalausgang-Timing, programmierbarer LVDS-Ausgangsstrom und optionale LVDS-Ausgangsterminierung. Durch die Kombination dieser Leistungsmerkmale ist die Datenübertragung zwischen dem ADC und dem digitalen Empfänger flexibler.
Der LTC2259-16 gehört zu einer Familie anschlusskompatibler 14-bit- und 12-bit-ADCs mit Abtastraten von 25 MSa/s bis 150 MSa/s; die Leistungsaufnahme beträgt, je nach Typ, 35 mW bis 149 mW. Der LTC2259-16 ist in Produktionsstückzahlen lieferbar. Demo-Boards und Muster können online unter www.linear.com bestellt werden.
Informationen über die vollständige Produktfamilie finden Sie unter: www.linear.com/ad/highspeedADC.jsp
Die wichtigsten Leistungsmerkmale: LTC2259-16
• 16-bit-ADC ohne Fehlerdiagnose Codes
• 73,1dB SNR
• 88dB SFDR
• Geringe Leistungsaufnahme: 89mW
• Unipolare 1,8-V-Betriebsspannung
• CMOS-, DDR-CMOS- oder DDR-LVDS-Ausgänge
• Wählbare Eingangsbereiche: 1VSS bis 2VSS
• S/H-Leistungsbandbreite: 800MHz
• Optionaler Datenausgang-Randomizer
• Optionaler Takt-Tastverhältnisstabilisator
• Shutdown- und Nap-Modus
• Serielle SPI-Schnittstelle zum Konfigurieren
• Anschlusskompatible 14-bit- und 12-bit Versionen
• 40-poliges QFN-Gehäuse (6mm x 6mm)
|
Bundestag
